ホーム測定器2025年の半導体業界:AIスーパーサイクルと地政学リスクが交錯する「分断の成長市場」

測定器 Insight

2025年の半導体業界:AIスーパーサイクルと地政学リスクが交錯する「分断の成長市場」

合同会社アミコ・コンサルティング 友安 昌幸

測定器 Insight 2025年の半導体業界:AIスーパーサイクルと地政学リスクが交錯する「分断の成長市場」

2025年、半導体業界はかつてない変曲点に立っています。

生成AIによる爆発的な需要を背景に、市場規模は再び過去最高水準へと回復・拡大する一方、その成長はきわめて偏った「二極化」の様相を帯びています。最先端ロジックやHBM(広帯域メモリ)はスーパーサイクルとも言える追い風を受ける一方で、自動車・産業機器向けの成熟ノードは在庫調整と価格下落に苦しんでいます。

同時に、米中対立の新フェーズとフレンド・ショアリングの加速、2nm、HBM、アドバンスト・パッケージングを巡る技術競争が複雑に絡み合い、半導体は「産業のコメ」から「国家安全保障の要」へと完全に位置付けを変えました。

本稿では、2025年の半導体業界を理解するためのキーワードを整理しつつ、日本企業が押さえておくべき戦略的論点を解説します。

1. 2025年半導体市場の全体像:回復から拡大フェーズへ

1-1. 予測値はバラつきつつも「2桁成長」がコンセンサス

主要リサーチ機関の見通しを俯瞰すると、前提や強気度に違いはあるものの、「2025年は2桁成長で市場が拡大」という点ではおおむね一致しています。

WSTS(世界半導体市場統計):前年比 +11.2%、7,009億ドル

Gartner:前年比 +15.7%、7,600億ドル

Deloitte:約6,970億ドル(高成長シナリオ)

成長の主役はいずれも、AI・クラウドインフラ向けを中心としたロジックメモリです。一方で、ディスクリートやオプト、マイクロコントローラなどのセグメントは、横ばいからマイナス成長が見込まれており、「伸びる領域」と「そうでない領域」が鮮明になっています。

1-2. キーワードは「二極化」:AIスーパーサイクル vs. シクリカル停滞

2025年の市場構造を端的に表すキーワードが二極化(Bifurcation)です。

生成AIチップ市場:CPU・GPU・データセンター向けHBMを合わせて1,500億ドル超に達する見込みで、半導体売上の20%以上を占める可能性があります。

自動車向け半導体:成長率が1.6%程度にとどまるとの予測もあり、パンデミック期に積み上がった在庫の解消やEV需要の減速が重石となっています。

1-3. 地域別の成長格差

米州:+18.0%と突出した成長。ハイパースケーラー投資と主要ファブレス本社集積が牽引。

アジア太平洋:+9.8%。製造拠点としての地位は不動。

日本・欧州:成長は緩やかだが、装置・材料・製造拠点としての重要性は高まる。

2. 地政学が変えたゲーム:輸出規制から「取引」とフレンド・ショアリングへ

2-1. トランプ政権の「取引的」チップ政策

2025年、米国の半導体政策は「中国封じ込め」に加え、財政的なリターンを狙う取引モデルへとシフトしつつあります。高性能AIチップの中国向け輸出を一部認めつつ、その売上の一部を政府に納付させるスキームなどが報じられており、安全保障と経済合理性の綱引きが続いています。

2-2. 中国の自力更生とグレーマーケット

中国は、ソフトウエア最適化によるハード依存度の低減、グレーマーケットによるチップ入手、「脱米国化」による国産採用の推進で対抗しており、長期的には米国企業にとって中国市場縮小リスクが増しています。

2-3. フレンド・ショアリングとサプライチェーン再構築

企業は「効率性」より「レジリエンス」を優先し、米・日・台・韓・欧州を軸としたフレンド・ショアリングが進んでいます。日本はTSMC熊本とRapidus北海道を核に、新たな役割を担い始めています。

3. AIスーパーサイクル:データセンターからエッジへ広がる計算需要

3-1. データセンターCapEx 1,850億ドルの攻防

ハイパースケーラーのAI投資は1,850億ドル規模へ拡大。NVIDIAは次世代RubinでHBM4対応を進め、クラウド各社はカスタムAI ASIC開発でコスト最適化を図っています。

3-2. 「AI PC」元年とArmシフト

2025年はAI PC普及元年となり、NPU搭載PCが出荷台数の約3割を占める見込みです。QualcommなどのArm版Windows PCも台頭し、Wintel一極構造が変化しつつあります。

3-3. エッジAI市場のCAGR 36.9%

リアルタイム性の高さや通信コストの低さを背景に、エッジAI市場は年平均36.9%で急成長しています。

4. オングストローム時代の製造競争:2nmと製造装置

4-1. 2nmプロセスを巡る攻防:TSMC・Samsung・Intel・Rapidusの四極競争

2nm世代では、トランジスタ構造がGAA(Gate-All-Around)へシフトし、物理法則の限界に挑む競争となっています。

TSMC:絶対的リーダー。2025年Q4にN2量産開始予定。高価格でも技術的独占力を維持。

Samsung:GAA先行実績を武器に、モバイル・HPC・車載と段階的な立ち上げでキャッチアップを狙う。

Intel:18AプロセスでGAAと裏面電源供給を投入し、ファンドリー事業の再構築を賭ける。

Rapidus:北海道で2nmパイロットラインを稼働させ、「日本発のセカンドソース」として注目を集める。

4-2. 製造装置市場の活況と日本企業のポジション

先端ノードの立ち上げ競争は、製造装置市場に追い風をもたらしています。日本の半導体製造装置市場は、2025年に95.1億ドル規模に達し、2033年にかけて年平均9%前後で成長すると予測されています。

とりわけ、日本企業は以下の領域で高いシェアと技術優位を維持し、2nm世代の成否を左右する存在となっています。

パターニング・成膜・エッチング(東京エレクトロン):ロジック・メモリ双方でコア装置を提供し、全主要プレーヤーにとって不可欠なパートナー。

EUVマスク検査・計測(レーザーテック):EUVマスクブランク検査で独占的ポジション。2nm以降の高NA EUV量産において、マスク品質管理の事実上の標準インフラを担う。

デバイス検査・テスト(アドバンテスト):テスター分野でトップシェア。高速化・高消費電力化が進む2nmデバイスの量産検証を支える。

ウエハー加工・ダイシング(ディスコ):チップの大型化と3D積層が進む中、「どう薄くし、どう切り出すか」という重要課題を解決し、HBMや先端パッケージの量産に直結。

今後、EUV高NA化、ハイブリッドボンディング、ガラス基板などの新技術が実用化される中、日本企業は設計・前工程・後工程をまたぐ「プロセスインテグレーションのキープレイヤー」として存在感を高めていきます。

5. メモリ市場の構造変化とHBM戦争

メモリ市場は「コモディティ」からAIの中核を担う「戦略製品」へと変貌しました。特にHBM(高帯域幅メモリ)はAIアクセラレータの性能を決定付けるボトルネックとなり、3社による覇権争いが激化しています。

5-1. HBMの覇権争いと日本企業の関与

2025年から2026年にかけては、HBM3EからHBM4への移行が本格化します。

SK hynix:HBM3Eで圧倒的シェアを持ち、NVIDIAの主要サプライヤーとして先行。

Samsung:2025年に供給能力を拡大。HBM4ではロジックプロセス採用でファンドリー連携を強化。

Micron:北米ハイパースケーラーとの関係強化で巻き返しを図る。

HBM製造は、TSV加工、ウエハー薄化、3D積層などの高度な統合が必要です。ここでも日本企業の技術がエコシステムを支えています。

東京エレクトロン:TSV形成に関わるコータ・デベロッパやウエハー接合装置。

ディスコ:HBMスタック用ダイの薄化・ダイシング。

TOWA:HBMの積層チップを樹脂で封止する「コンプレッション金型」で世界シェアの大半を握る。チップ間の狭い隙間にボイドを作らず樹脂を充填する技術は、歩留まり向上の鍵となる。

アドバンテスト:高速インターフェース対応のメモリテスター。

5-2. HBM4とハイブリッドボンディングの衝撃

HBM4世代以降、積層数は12層から16層、さらに20層超へと拡大するため、従来のマイクロバンプ接続では高さ制限や電気的特性の限界に直面します。そこで導入が進むのがハイブリッドボンディング(Cu-Cu直接接合)です。

技術的意義:バンプを使わず銅電極同士を直接接合することで、接続ピッチを劇的に縮小し、より薄く、より高速な積層を実現します。これはウエハーレベル(W2W)またはダイ・ツー・ウエハー(D2W)のプロセスで実行されます。

市場への影響:この技術転換により、高精度なウエハー接合装置、平坦化(CMP)装置、およびその検査装置の需要が急増します。日本企業では、東京エレクトロン(ウエハー接合機)やディスコ(超高精度研削)、レーザーテック(欠陥検査)などがこの「バンプレス時代」のインフラを支えることになります。

5-3. 従来メモリ市場とストレージの拡大

HBM以外でも、AIサーバー向けDDR5/SSDや、AI PC普及によるストレージ容量増が市場を牽引しています。特にSSD市場は2030年に向けて倍増が見込まれ、ここでも日本のエッチング・検査・加工技術が高密度化とコスト削減を支えています。

6. アドバンスト・パッケージングと相互接続技術

「ムーアの法則」の鈍化に伴い、チップ性能向上は微細化からパッケージング(実装技術)へ主軸が移っています。

6-1. CoWoSキャパシティと供給ボトルネック

AIチップ供給不足の主因は、TSMCのCoWoS(Chip-on-Wafer-on-Substrate)生産能力にあります。2025年にTSMCは能力を倍増させる計画ですが、依然として需給は逼迫しています。

この領域でも日本企業の貢献は決定的です。

ディスコ:薄ウエハー加工・ダイシングで、「割らずに高スループットで加工する」ソリューションを提供。

これらの技術は、歩留まりを維持しながらCoWoSキャパシティを引き上げるために不可欠です。

6-2. 次世代技術:ガラス基板の実用化

業界はさらなる技術革新へ投資を加速しています。

ガラス基板(Glass Substrates):従来の有機基板に代わり、ガラスをコア素材として用いる技術です。平坦性に優れ、微細な配線形成が可能なため、巨大化するAIチップのパッケージングに適しています。

2025年の動向:SKC(子会社Absolics)やSamsung(電機)などが「ガラス基板の供給能力」の確立を急ぐ一方、IntelやSamsung(電子)はそれを用いた「先端パッケージング技術」の構築を主導しています。2026年以降の量産を見据え、サプライチェーン全体のすり合わせが佳境を迎えています。日本企業では、ガラス加工技術や特殊な検査技術を持つプレーヤーに新たな商機が生まれています。

7. 日本の地域戦略:九州と北海道の二大ハブ

7-1. シリコンアイランド九州の再起動

熊本のTSMC/JASM進出により、九州経済圏への経済波及効果は10年で約23兆円と試算されています。第1工場の量産開始に続き、第2工場の建設も進み、関連メーカーの投資が加速しています。

7-2. 北海道バレー構想とRapidusモデル

北海道千歳のRapidusは、前工程2nmパイロットラインに加え、後工程拠点を統合することで、ファブレスにとっての「TSMC以外の選択肢」となることを狙っています。

8. 制約要因:「人」と「電力」

8-1. 半導体人材100万人不足時代

世界で2030年までに100万人超の人材不足が予測されています。日本でも九州だけで14万人の需要が見込まれ、産学官連携によるリスキリングと人材流動化が急務です。

8-2. データセンター電力と原子力の再評価

AIデータセンターの電力消費急増を受け、電力インフラが限界に近付いています。海外での原子力PPAの動き同様、日本でも再稼働や次世代炉への期待が産業戦略のテーマとなっています。

9. 戦略的論点:2026年に向けて

2025年の構造変化を踏まえ、企業が押さえるべきポイントは以下の通りです。

サイクルの見極め:AIスーパーサイクル(先端・HBM)に乗るか、成熟領域を再定義するか。

地政学リスクの織り込み:規制や関税を恒久コストとし、サプライチェーンを再設計する。

先端技術への関与:2nm・HBM・パッケージングにおいて、自社技術がエコシステム(TSMC/Rapidus/OSAT)のどこに貢献できるかを見極める。

資源マネジメント:人材と電力を戦略資源として確保する。

日本エコシステムの活用:装置・材料の強みと、九州・北海道の地域ハブを梃子に競争力を高める。

測定器 Insightの他記事もご覧ください

Prev

Next